投稿
  1. 书籍
  2. 详情

《数字系统设计与VHDL》高清文字版

基本信息

  • 书籍大小：未知
  • 书籍语言：简体中文
  • 书籍类别：编程开发
  • 书籍标签：编程开发
  • 购买链接： 京东   淘宝

打开支付宝首页搜“673273051”领红包，领到大红包的小伙伴赶紧使用哦！

相关书籍

内容介绍



目录: 

第1章 EDA技术概述11
1.1 EDA技术及其发展11
1.2 Top
down设计与IP核复用14
1.2.1 Top
down设计14
1.2.2 Bottom
up设计15
1.2.3 IP复用技术与SoC15
1.3 数字设计的流程17
1.3.1 设计输入18
1.3.2 综合19
1.3.3 布局布线19
1.3.4 仿真20
1.3.5 编程配置20
1.4 常用的EDA软件工具20
1.5 EDA技术的发展趋势24
习题125
第2章 FPGA/CPLD器件26
2.1 PLD器件概述26
2.1.1 PLD器件的发展历程26
2.1.2 PLD器件的分类27
2.2 PLD的基本原理与结构29
2.2.1 PLD器件的基本结构29
2.2.2 PLD电路的表示方法30
2.3 低密度PLD的原理与结构31
2.4 CPLD的原理与结构36
2.4.1 宏单元结构36
2.4.2 典型CPLD的结构37
2.5 FPGA的原理与结构40
2.5.1 查找表结构40
2.5.2 典型FPGA的结构42
2.6 FPGA/CPLD的编程元件47
2.7 边界扫描测试技术51
2.8 FPGA/CPLD的编程与配置53
2.8.1 在系统可编程53
2.8.2 CPLD器件的编程54
2.8.3 FPGA器件的配置54
2.9 FPGA/CPLD器件概述60
2.10 FPGA/CPLD的发展趋势64
习题265
第3章 Quartus Ⅱ集成开发工具66
3.1 Quartus Ⅱ原理图设计66
3.1.1 半加器原理图设计输入66
3.1.2 编译与仿真70
3.1.3 1位全加器编译与仿真74
3.2 Quartus Ⅱ的优化设置75
3.2.1 分析与综合设置75
3.2.2 优化布局布线77
3.2.3 设计可靠性检查82
3.3 Quartus Ⅱ的时序分析84
3.3.1 时序设置与分析84
3.3.2 时序逼近85
3.4 基于宏功能模块的设计88
3.4.1 乘法器模块88
3.4.2 除法器模块91
3.4.3 计数器模块93
3.4.4 常数模块95
3.4.5 锁相环模块96
3.4.6 存储器模块100
3.4.7 其他模块104
习题3107
第4章 VHDL设计初步112
4.1 VHDL简介112
4.2 VHDL组合电路设计113
4.2.1 用VHDL设计基本组合电路113
4.2.2 用VHDL设计加法器115
4.3 VHDL时序电路设计117
4.3.1 用VHDL设计D触发器117
4.3.2 用VHDL设计计数器120
4.4 Synplify Pro综合器124
4.5 Synplify综合器129
习题4131
第5章 VHDL结构与要素132
5.1 实体132
5.1.1 类属参数说明132
5.1.2 端口说明134
5.2 结构体134
5.3 VHDL库和程序包135
5.3.1 库135
5.3.2 程序包138
5.4 配置139
5.5 子程序143
5.5.1 过程(PROCEDURE)143
5.5.2 函数(FUNCTION)145
5.6 VHDL文字规则147
5.6.1 标识符147
5.6.2 数字148
5.6.3 字符串149
5.7 数据对象149
5.7.1 常量150
5.7.2 变量150
5.7.3 信号151
5.7.4 文件151
5.8 VHDL数据类型152
5.8.1 预定义数据类型153
5.8.2 用户自定义数据类型156
5.8.3 数据类型的转换159
5.9 VHDL运算符161
5.9.1 逻辑运算符161
5.9.2 关系运算符162
5.9.3 算术运算符162
5.9.4 并置运算符163
5.9.5 运算符重载164
习题5165
第6章 VHDL基本语句166
6.1 顺序语句166
6.1.1 赋值语句166
6.1.2 IF语句166
6.1.3 CASE语句173
6.1.4 LOOP语句175
6.1.5 NEXT与EXIT语句178
6.1.6 WAIT语句179
6.1.7 子程序调用语句180
6.1.8 断言语句180
6.1.9 REPORT语句181
6.1.10 NULL语句182
6.2 并行语句183
6.2.1 并行信号赋值语句183
6.2.2 进程语句188
6.2.3 块语句191
6.2.4 元件例化语句192
6.2.5 生成语句194
6.2.6 并行过程调用语句197
6.3 属性说明与定义语句198
6.3.1 数据类型属性198
6.3.2 数组属性199
6.3.3 信号属性200
习题6200
第7章 VHDL设计进阶202
7.1 行为描述202
7.2 数据流描述203
7.3 结构描述204
7.3.1 用结构描述设计1位全加器205
7.3.2 用结构描述设计4位加法器207
7.3.3 用结构描述设计8位加法器207
7.4 三态逻辑设计209
7.5 RAM存储器设计212
7.6 分频器设计215
7.6.1 占空比为50%的奇数分频215
7.6.2 半整数分频217
7.6.3 数控分频器219
7.7 数字跑表220
7.8 音乐演奏电路226
7.8.1 音乐演奏实现的方法226
7.8.2 实现与下载227
习题7231
第8章 有限状态机设计232
8.1 有限状态机232
8.1.1 有限状态机的描述232
8.1.2 枚举数据类型235
8.2 有限状态机的描述方式236
8.2.1 三进程表述方式237
8.2.2 双进程表述方式238
8.2.3 单进程表述方式241
8.3 状态编码244
8.3.1 常用的编码方式244
8.3.2 用常量进行编码245
8.4 有限状态机设计要点247
8.4.1 起始状态的选择和复位247
8.4.2 多余状态的处理249
8.5 用状态机设计流水灯250
8.6 状态机A/D采样控制电路252
习题8254
第9章 VHDL数字设计与优化256
9.1 流水线设计技术256
9.2 资源共享259
9.3 字符液晶显示控制263
9.3.1 字符液晶H1602B264
9.3.2 用状态机实现字符显示控制267
9.4 VGA图像显示控制器设计272
9.4.1 DE2
70平台的VGA显示电路272
9.4.2 VGA图像显示原理与时序273
9.4.3 VGA图像显示实现276
9.5 FIFO缓存器设计281
9.5.1 用参数化模块库定制FIFO282
9.5.2 用VHDL描述FIFO283
9.6 异步串行接口(UART)设计285
9.6.1 UART传输协议286
9.6.2 UART接口设计287
习题9294
第10章 VHDL数字电路的仿真296
10.1 VHDL仿真概述296
10.2 VHDL测试平台297
10.2.1 用VHDL描述仿真激励信号297
10.2.2 用TEXTIO进行仿真300
10.3 ModelSim仿真概述304
10.4 ModelSim仿真实例306
10.4.1 图形界面仿真方式307
10.4.2 命令行仿真方式309
习题10310
第11章 DSP Builder设计初步311
11.1 DSP Builder设计流程311
11.2 DSP Builder设计示例312
11.2.1 新建一个模型312
11.2.2 在Simulink中仿真模型318
11.2.3 编译模型320
11.2.4 RTL级仿真321
11.2.5 将DSP Builder模型加入设计工程323
11.3 建立DSP Builder子系统325
11.3.1 建立Simulink Subsystem子系统325
11.3.2 建立HDL子系统示例326
11.4 基于DSP Builder的数字AGC设计330
11.4.1 数字AGC的原理与设计思想330
11.4.2 数字AGC的DSP Builder设计实现331
11.5 硬件在回路(HIL)仿真334
习题11336
第12章 VHDL通信与接口设计实例337
12.1 m序列发生器337
12.1.1 m序列的原理与性质337
12.1.2 用原理图方式设计m序列339
12.1.3 用VHDL设计m序列340
12.2 Gold码342
12.2.1 Gold码的原理与性质342
12.2.2 用原理图方式设计Gold码343
12.2.3 用VHDL设计Gold码344
12.3 FSK解调345
12.3.1 FSK解调的原理345
12.3.2 2FSK解调的实现346
12.4 数字过零检测法和等精度频率测量348
12.4.1 数字过零检测法349
12.4.2 等精度频率测量351
12.5 I2C总线接口设计353
12.5.1 I2C总线原理353
12.5.2 I2C总线设计实现355
习题12359
附录A VHDL关键字360
附录B VHDL程序包361
附录C DE2
70系统介绍367
附录D DE2系统介绍375
附录E 有关术语与缩略语382
参考文献387

下载地址

打赏